FPGA/SDI子系统中的高速板布局设计
概述 电视和影院早已转入数字时代。视频图像曾以标准传输率（270Mb/s）传输，后来升级到低传输率（1.485Gb/s），现在已下降到3Gb/s。更高传输率构建了更加高分辨率的娱乐图像传输，但同时也使硬件工程师和物理布局设计师面对着更大的挑战。
很多视频系统都使用多功能FPGA和多传输率SDI集成电路，以反对高性能专业视频在长距离的传输。FPGA必须高密度、粗迹线宽度的传输，而高速仿真SDI传输必须阻抗匹配和信号保真。
本论文阐述了硬件工程师面对的挑战，并为处置这些挑战获取了建议。 FPGA/SDI子系统 在典型的FPGA/SDI板中，数字视频信号在BNC（卡拴式同轴连接器）与高性能SDI75？迹线仿真集成电路之间传输。FPGA和SDI集成电路之间的点对点包括通过FPGA细间距球栅发送到的多对100？差分信号。其中一个布局难题是75？单端迹线和100？差分迹线的并存。
一般来说，这两种迹线在元件所在顶层上传输。合适75？的迹线宽度对于100？迹线有可能过长。
图1是FPGA/SDI的转身框图，表明75？和100？的两个区。 图1典型FPGA/SDI框图 SDI布局难题 电影与电视工程师学会（SMPTE）公布了同轴电缆上数字视频的传输标准。规定信号幅值为800mV10%。
必需通过芯片外的75？1%准确终端电阻器符合此幅值拒绝。SMPTE标准还包括输出和输入的脉冲损耗拒绝，基本规定了输出或输入端口如何近似于75？网络。图2表明SMPTE对脉冲损耗的拒绝。
芯片外电阻均衡网络由电感器和并联电阻器包含，一般来说用作抵销SDI集成电路的输出或输入电容。大交流耦合电容器（4.7？F）一般来说用作传输SDI串行位流，以防止低频直流飘移。如图3右图，75？迹线的SDI集成电路及其BNC连接器之间附有多个芯片外无源元件。
每个元件都具备串联宿主电感，每个元件焊盘又具备并联寄生电容，从而影响与75？给定的总电阻。SDI布局的难题在于最大限度增加外部无源元件在75？SDI端口导致的电阻失配。
本文关键词：FPGA,SDI,子系统,中的,高速,板,布局,设计,概述,新葡萄88805官网
本文来源：新葡萄88805官网-www.mhbxw.cn